5月14日，國家科技體制改革和創(chuàng)新體系建設領導小組第十八次會議在北京召開。會議討論了面向后摩爾時代的集成電路潛在顛覆性技術。

“后摩爾時代”是指集成電路產業(yè)的哪一階段？其對產業(yè)一直以來奉行的“摩爾定律”的顛覆，所帶來的新技術又有哪些？

摩爾定律先發(fā)優(yōu)勢或不再受用 后發(fā)者彎道超車機會已現

據了解，“摩爾定律”是IC行業(yè)所遵循的規(guī)律，指價格不變時，集成電路上可容納的晶體管數目每隔18-24個月便會增加一倍，器件性能亦提升一倍。然而相關數據顯示，近年來晶體管數目增加逐步放緩，半導體行業(yè)更新迭代速度減慢。

先進工藝驅動芯片持續(xù)微縮的同時也導致了所需成本指數級增長、開發(fā)周期拉長，從28nm推進到5nm時成本已翻了十倍有余，開發(fā)周期拉長到18-36個月。且越來越高的集成度需要龐大的團隊軟硬件無縫協同開發(fā)，有可能進一步拉低芯片良率，盈利風險愈發(fā)明顯。

從28nm推進到20nm節(jié)點，單個晶體管成本不降反升，性能提升也逐漸趨緩，這標志著后摩爾時代來臨。為此需要去尋找新的技術去支撐芯片繼續(xù)前進，意味著摩爾定律形成的多年先發(fā)優(yōu)勢或不再受用，后發(fā)者若能提前識別并做出前瞻性布局，完全存在換道超車的可能性。

中國工程院院士、浙江大學杭州國際科創(chuàng)中心領域首席科學家吳漢明此前就曾指出，“后摩爾時代”來臨，中國IC產業(yè)面臨重大機遇。

吳漢明認為，當前中國IC產業(yè)面臨兩大壁壘。其一是政策壁壘，主要來自巴黎統(tǒng)籌委員會、瓦森納協議的困鎖，先進工藝、裝備材料和設計、EDA（電子設計自動化）軟件等產業(yè)鏈的三大環(huán)節(jié)被“卡脖子”。

其二則是產業(yè)新壁壘。產業(yè)上的難點主要體現在技術上，中國半導體行業(yè)必須盡快做強核心專利，甚至要有一些“進攻性”的專利與其抗衡。

“顛覆性技術”有哪些？

天風證券分析師潘暕4月18日報告指出，超越摩爾定律在后摩爾時代迎來了高潮。而超越摩爾定律相關技術發(fā)展的基本點，一是發(fā)展不依賴于特征尺寸不斷微縮的特色工藝，以此擴展集成電路芯片功能。二是將不同功能的芯片和元器件組裝在一起封裝，實現異構集成。

在此基礎上，潘暕認為先進封裝技術大有可為。其中，系統(tǒng)級封裝（SiP）代表半導體業(yè)的發(fā)展方向之一，相比SoC，SiP系統(tǒng)集成度高，但研發(fā)周期反而短，且能減少芯片的重復封裝，降低布局與排線難度，縮短研發(fā)周期。

同時采用芯片堆疊的3DSiP 封裝，能降低PCB板的使用量，節(jié)省內部空間。

華金證券分析師胡慧3月3日報告同樣認為，先進封裝是后摩爾時代的必然選擇，將會重新定義封裝在半導體產業(yè)鏈中的地位，封裝環(huán)節(jié)對芯片性能的影響將會提高。

另據Yole的數據，2019年全球先進封裝市場規(guī)模為290億美元，預計到2025年達到420億美元，年均復合增速約6.6%，高于整體封裝市場4%的增速和傳統(tǒng)封裝市場1.9%的增速。

先進封裝技術外，潘暕認為，Chiplet（小芯片/芯片粒/裸芯片）模式同樣也有望帶來產業(yè)鏈環(huán)節(jié)顛覆式改變。

后者將大尺寸的多核心的設計分散到較小的小芯片，更能滿足現今高效能運算處理器的需求；而彈性的設計方式不僅提升靈活性，也能有更好的良率及節(jié)省成本優(yōu)勢，并減少芯片設計時程，加速芯片上市的時間。

潘暕認為，如今芯片行業(yè)面臨百年未有之大變局，換道超車使用先進封裝技術大有可為。建議關注國內已在先進封裝領域有長足發(fā)展，核心技術與國際領先企業(yè)并跑，同時對未來有長期戰(zhàn)略布局的龍頭封裝企業(yè)。