隨著半導(dǎo)體工藝技術(shù)的研發(fā)愈加困難，想突破更先進(jìn)的工藝變得相當(dāng)不容易。且不說英特爾在14nm工藝節(jié)點(diǎn)徘徊了很久，想進(jìn)入10nm以下區(qū)域估計也要費(fèi)不少周折，即便處于領(lǐng)先地位的臺積電（TSMC），近期也傳出3nm工藝延期的消息，至于臺積電身后的追隨者三星，似乎也不是特別順利。

既然工藝技術(shù)提升受阻，或者要換個方式來提高未來芯片的性能了，也許3D堆疊技術(shù)是一種選擇。據(jù)TomsHardware報道，Institute of Microeletronics（IME）的研究人員剛剛實現(xiàn)了一項技術(shù)突破，實現(xiàn)了多達(dá)四個半導(dǎo)體層的堆疊。與傳統(tǒng)的二維制造技術(shù)相比，可以節(jié)省50%的成本，該技術(shù)可能會用于未來的CPU和GPU上，或許真正的新一代3D芯片堆疊就在眼前。

相比此前臺積電和AMD的SRAM堆疊技術(shù)，IME的這項新技術(shù)更進(jìn)一步。在AMD展示采用3D堆疊技術(shù)的Ryzen9 5900X處理器的原型設(shè)計里，基于臺積電無損芯片堆疊技術(shù)的產(chǎn)品只有兩層，第一層是Zen 3架構(gòu)的CCX，第二層是96MB的SRAM緩存。IME的研究人員則展示了另外一種工藝，通過TSV（硅通孔技術(shù)）成功粘合了四個獨(dú)立的硅層，允許不同模具之間通信。

這樣的技術(shù)帶來的好處是顯而易見的，可以允許芯片由不同工藝的組件在不同晶圓中制造，在近期英特爾的演講中可以感覺到，新芯片的設(shè)計上已經(jīng)往這方面的思路發(fā)展了。這樣的堆疊當(dāng)然也會帶來其他的問題，就如許多人所想的那樣，雖然芯片效率提高了，但要面對散熱問題，所以會看到許多奇特的、直接用在芯片上的散熱技術(shù)開始浮現(xiàn)。